特許

J-GLOBAL ID：200903046244859360

半導体装置

発明者： 水 野 智 久
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-059659
公開番号（公開出願番号）：特開平9-252137
出願日： 1996年03月15日
公開日（公表日）： 1997年09月22日
要約：

【要約】【課題】 微細化しても高速動作を可能にする。【解決手段】 第1導電型の半導体基板2と、この半導体基板上に形成された埋め込み絶縁膜4と、この埋め込み絶縁膜上に形成されたシリコンからなる第1導電型の半導体層6と、この半導体層上にゲート絶縁膜8を介して形成されたゲート電極10と、このゲート電極を挟むように前記半導体層に形成された前記第1導電型とは異なる第2導電型のソース層12a及びドレイン層12bとを備え、前記ドレイン層、前記埋め込み絶縁膜、及び前記半導体基板からなる寄生MOSがデプリーション型であることを特徴とする。

請求項（抜粋）：

第1導電型の半導体基板と、この半導体基板上に形成された埋め込み絶縁膜と、この埋め込み絶縁膜上に形成されたシリコンからなる第1導電型の半導体層と、この半導体層上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極を挟むように前記半導体層に形成された前記第1導電型とは異なる第2導電型のソース層及びドレイン層とを備え、前記ドレイン層、前記埋め込み絶縁膜、及び前記半導体基板からなる寄生MOSがデプリーション型であることを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 27/08 331 ,  H01L 29/78

FI (5件)：

H01L 29/78 618 D ,  H01L 27/08 331 E ,  H01L 29/78 301 S ,  H01L 29/78 301 H ,  H01L 29/78 626 C