特許
J-GLOBAL ID：200903046246616499
半導体基板とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
押田 良久
公報種別：公開公報
出願番号（国際出願番号）：特願平6-192177
公開番号（公開出願番号）：特開平8-026891
出願日： 1994年07月21日
公開日（公表日）： 1996年01月30日
要約：
【要約】【目的】 個別半導体デバイス用のエピタキシャル半導体基板におけるヘイズの発生を防止するとともに、生産性の向上、特に成膜速度を上昇させ、厚膜を成膜した際のビッグフラットを低減できかつ成膜温度を低減してスリップの発生を低減できる構成からなる半導体基板とその製造方法の提供。【構成】 シリコン単結晶基板の主表面を(111)面から{110}方向かまたは{112}方向に4°〜7°の傾きをもつよう、<111>軸に対する{110}方向の角度をθ、{112}方向の角度とφとした場合、角度θ、φが(4°≦θ≦7°、0°≦φ≦7°)、または(4°≦φ≦7°、0°≦θ≦7°)を満足するように加工することにより、エピタキシャル成長時に高い成膜速度でも、ヘイズが発生せず、厚膜を堆積してもビッグフラットが少なく、かつ成膜温度を1100°C以下の反応としてスリップを減少することができる。
請求項（抜粋）：
(111)面に近い主表面を持つシリコン単結晶ウェーハであり、該主表面が<111>軸に対して{110}方向に角度θ、{112}方向に角度φだけ傾斜し、角度θ、φが(4°≦θ≦7°、0°≦φ≦7°)、または(4°≦φ≦7°、0°≦θ≦7°)の範囲であることを特徴とする半導体基板。
IPC (3件)：
C30B 29/06 504
, C30B 25/02
, H01L 21/205
