特許

J-GLOBAL ID：200903046256717242

半導体装置の製造方法

発明者： 椿 茂樹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-018166
公開番号（公開出願番号）：特開2000-216261
出願日： 1999年01月27日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 フォトリソグラフィーの位置ズレをなくし、隣接のFETのドレイン拡散層或いはソース拡散層の長さを互いに均一に形成しうる半導体装置の製造方法を提供する。【解決手段】 半導体基板1上に形成されたゲート電極部3a、ソース拡散層7、ドレイン拡散層6とで構成されたトランジスタ20が複数個連続して配列されると共に、互いに隣接する各トランジスタ20に於けるソース拡散層7若しくはドレイン拡散層6が互いに対向して配置される様に構成された半導体装置30を形成するに際し、互いに隣接するトランジスタ20を構成するゲート電極部3a、3a’を隣接して形成した後、各ゲート電極部3a、3a’間の中央部Pを中心に各ゲート電極部3a、3a’の方向に等距離の幅x1、x2を持つコンタクト拡散層5を形成し、次いで、コンタクト拡散層5と当該各ゲート電極部3a、3a’との間にドレイン拡散層6若しくはソース拡散層7を形成する半導体装置の製造方法。

請求項（抜粋）：

半導体基板上に形成されたゲート電極部、ソース拡散層、ドレイン拡散層とで構成されたトランジスタが複数個連続して配列されると共に、当該互いに隣接する各トランジスタに於けるソース拡散層若しくはドレイン拡散層が互いに対向して配置される様に構成された半導体装置を形成するに際し、互いに隣接するトランジスタを構成するゲート電極部を隣接して形成した後、当該各ゲート電極部間の中央部を中心に当該各ゲート電極部の方向に等距離の幅を持つコンタクト拡散層を形成し、次いで、当該コンタクト拡散層と当該各ゲート電極部との間にドレイン拡散層若しくはソース拡散層を形成する事を特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 27/08 102 B ,  H01L 29/78 301 P ,  H01L 29/78 301 W

Fターム (19件)：

5F040DA00 ,  5F040DB01 ,  5F040EC07 ,  5F040EF02 ,  5F040EF03 ,  5F040EF18 ,  5F040EM03 ,  5F040FA02 ,  5F040FB03 ,  5F040FB04 ,  5F040FB05 ,  5F048AA00 ,  5F048AA05 ,  5F048AC01 ,  5F048BA01 ,  5F048BB06 ,  5F048BC03 ,  5F048BC05 ,  5F048BC06

引用特許：

審査官引用 (2件)

• 特開平4-005851
  
• 特開平3-278567