特許

J-GLOBAL ID：200903046260913277

半導体装置及びその製造方法

発明者： 両角 幸男
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 柳瀬 睦肇 ,  宇都宮 正明 ,  渡部 温
公報種別：公開公報
出願番号（国際出願番号）：特願2003-059455
公開番号（公開出願番号）：特開2004-273593
出願日： 2003年03月06日
公開日（公表日）： 2004年09月30日
要約：

【課題】アスペクト比が大きい溝に対しても付きまわりが良く、バリア性に優れたバリア膜を有する半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置は、シリコン基板1の上に形成された第1のエッチングストッパー膜2と、第1のエッチングストッパー膜上に形成された第1の層間絶縁膜3と、第1の層間絶縁膜上に形成された第2のエッチングストッパー膜4と、第2のエッチングストッパー膜上に形成された第2の層間絶縁膜5と、第1の層間絶縁膜及び第1のエッチングストッパー膜に形成された接続孔と、第2の層間絶縁膜及び第2のエッチングストッパー膜に形成され、前記接続孔に繋げられた配線用溝と、前記配線用溝及び前記接続孔それぞれの底面及び内側面に形成された少なくともIrを含むバリア膜8と、バリア膜上、前記接続孔内及び前記配線用溝内に形成されたダマシン配線9aと、を具備する。【選択図】 図1

請求項（抜粋）：

半導体基板の上に形成された絶縁膜と、 前記絶縁膜に形成された配線用溝と、 前記配線用溝の底面及び内側面に形成された少なくともIrを含むバリア膜と、 前記バリア膜上及び前記配線用溝内に形成されたダマシン配線と、 を具備する半導体装置。

IPC (2件)：

H01L21/3205 ,  H01L21/768

FI (2件)：

H01L21/88 M ,  H01L21/90 A

Fターム (40件)：

5F033HH07 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH35 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ35 ,  5F033KK01 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ03 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033XX04 ,  5F033XX13 ,  5F033XX18 ,  5F033XX24 ,  5F033XX28