特許

J-GLOBAL ID：200903046262789794

半導体記憶装置

発明者： 橋本 剛 ,  中井 潔 ,  伊藤 豊
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平10-201613
公開番号（公開出願番号）：特開2000-030487
出願日： 1998年07月16日
公開日（公表日）： 2000年01月28日
要約：

【要約】 (修正有)【課題】 多数のバンクを備えるダイナミック型RAM等の製品歩留りを高め、アクセス不能なダイナミック型RAM等のメモリモジュールを実現し、信頼性を高める。【解決手段】 欠陥救済用の冗長素子を含む多数のバンクBNK0〜BNKnを備えるダイナミック型RAM等に、各バンクが冗長素子の設置数より多い欠陥素子を検出し、救済不能でアクセス不能状態を記憶するバンクイネーブルレジスタBRを設け、該ダイナミック型RAM等を、モーストリ・グッド・メモリとして製品出荷する。また、該を所定数個、チップ状態で組合わせメモリモジュールを構成し、該に、各ダイナミック型RAM等のバンクイネーブルレジスタの記憶内容を読出し、各バンクにアドレス割当てを行うメモリコントローラを設け、各ダイナミック型RAM等に、バンクイネーブルレジスタBRの記憶内容に従い各バンクに対するアクセスを選択的に禁止するバンク選択回路BSを設ける。

請求項（抜粋）：

実質的なロウアドレスの保持手段及びデコーダ手段をそれぞれ含み、ワード線選択動作をそれぞれ独立に行いうる複数のバンクと、該バンクのそれぞれが障害によりアクセス不能な状態にあることを記憶するバンクイネーブルレジスタとを具備することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 29/00 605 ,  G11C 11/401 ,  H01L 27/10 311

FI (4件)：

G11C 29/00 605 C ,  H01L 27/10 311 ,  G11C 11/34 362 H ,  G11C 11/34 371 D

Fターム (16件)：

5B024AA15 ,  5B024BA18 ,  5B024BA29 ,  5B024CA07 ,  5B024CA15 ,  5B024CA21 ,  5F083AD00 ,  5F083LA06 ,  5F083ZA10 ,  5L106AA01 ,  5L106CC01 ,  5L106CC04 ,  5L106CC21 ,  5L106CC31 ,  5L106GG05 ,  5L106GG07