特許

J-GLOBAL ID：200903046284672718

画像データ処理装置

発明者： 大久保 健一
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-212205
公開番号（公開出願番号）：特開平9-065128
出願日： 1995年08月21日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】コストダウンを図ることができる画像データ処理装置を提供することを目的とする。【解決手段】データ変換器1にはDRAMよりなるデータメモリ部2が同一半導体チップ上に形成されている。データメモリ部2は、フィルタ部46から2ライン分の6ビットよりなる多値データ、中間調部48から1ライン分の8ビットよりなる誤差データ、解像度変換部49から1ライン分の1ビットの2値データのビット数を合計したビット数と、1ライン分の画素数とからなるワード構成に形成され、各データが同時にアクセスされる。

請求項（抜粋）：

複数ラインよりなる画像データを1ライン単位で取り込み、各ラインの画像データを1画素毎に量子化して多値データに変換するアナログ部(41)と、量子化された1ライン分の多値データを入力し、予め記憶された複数ライン分の多値データに基づいて、入力した1ライン分の多値データに対してフィルタ処理を行うフィルタ部(46)と、前記フィルタ処理後の1ライン分の多値データを入力し、予め記憶された誤差データに基づいて、入力したフィルタ処理後の多値データを2値データに変換する中間調部(48)と、予め記憶された2値データに基づいて、前記中間調部(48)から入力した2値データに対して縮小処理を行って該2値データのデータ量を縮小する解像度変換部(49)と、前記フィルタ部(46)、中間調部(48)、及び解像度変換部(49)の処理に必要な多値データ、誤差データ、2値データそれぞれのビット数を合計したビット数よりなるワード構成に形成され、それらデータを一時的に記憶し、各部(46,48,49)からそれらデータが同時に読み出し・書き込みされるデータメモリ部(2)とを同一の半導体チップ上に形成した画像データ処理装置。

IPC (4件)：

H04N 1/405 ,  G06T 1/60 ,  G11C 7/00 311 ,  H04N 1/40

FI (4件)：

H04N 1/40 B ,  G11C 7/00 311 F ,  G06F 15/64 450 F ,  H04N 1/40 101 Z