特許

J-GLOBAL ID：200903046290205048

半導体装置

発明者： 寺田 俊幸 ,  青木 正身
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-251716
公開番号（公開出願番号）：特開平5-090572
出願日： 1991年09月30日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】本発明は、反対導電型層をチャネルの下部に埋め込んだGaAsMESFETのゲート逆方向耐圧の向上、およびゲートフリンジング容量の低減による動作速度の向上を目的とする。【構成】チャネルの下部にのみp型埋め込み層が形成され、チャネルと高濃度n+層を接続する部分の下にはp型埋め込み層が存在しない構造とする。【効果】チャネル-高濃度n+層間接続部分の低濃度化が可能となるため、ゲート-ドレイン間逆方向耐圧が向上すると共に、ゲートのフリンジング容量が低減され、結果として高速動作が可能となる。

請求項（抜粋）：

基板表面に形成された半導体装置の動作層と、前記動作層の表面に形成されたゲート電極と、前記動作層の両側に形成されたソース領域およびトレイン領域とを具備した電界効果トランジスタにおいて、前記動作層から所定の距離を隔てて高不純物濃度半導体のソース・ドレイン領域が形成され、ゲート電極直下の動作層と少なくともドレイン高濃度領域とは前記動作層が延在して接続され、前記動作層の、ゲート電極が形成された部分の下部に前記動作層とは反対導電型の半導体層が形成され、ゲート電極直下の動作層と少なくともドレイン高濃度領域を接続する領域の下部には反対導電型層が形成されていないことを特徴とする半導体装置。