特許

J-GLOBAL ID：200903046323654242

複数のメモリ記憶装置およびドライバ・レシーバ技術と共に使用するためのデータ・バス構造およびそのような構造を動作させる方法

発明者： ティモシー・ジェイ・デル ,  スチーブン・エイ・グランドン ,  マーク・ダブリュー・ケロッグ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレ-ション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-012794
公開番号（公開出願番号）：特開2000-231534
出願日： 2000年01月21日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】 電子データ記憶システムに関し、具体的には、選択的に終端を設けることができ、これによって、データ記憶メモリに、データ問合せ線が開放端すなわち終端なしであることを必要とするモジュールまたはデータ・バスが終端されることを必要とするモジュールのいずれかを使用することができるようにするデータ・バスを設けられた電子データ記憶システムを提供することにある。【解決手段】 これは、(3.3V)レシーバ/ドライバ回路とダブル・レート(DDR)レシーバ/ドライバ回路の両方を有する、メモリ記憶システム内で使用されるプロセッサ回路と、メモリ・システム内でそれに結合されたDIMMの種類を識別するための手段と、識別されたDIMMのアクセスに必要なレシーバ/ドライバ回路を選択するための手段と、選択されたレシーバ/ドライバ回路を識別されたDIMMに相互接続するデータ問合せ線に終端を追加または除去するための手段とを提供することによって達成される。

請求項（抜粋）：

データ・バスを介してデータ記憶メモリ・デバイスにアクセスするためのデータ記憶システムであって、メモリ記憶装置と、前記メモリ記憶装置を挿入された複数のデータ記憶装置と、メモリ・コントローラと、前記メモリ・コントローラを前記データ記憶装置に結合する複数のデータ問合せ線を含むデータ・バスと、複数のデータ線終端と、前記メモリ記憶装置を挿入された前記データ記憶装置が必要とする時に前記データ問合せ線のうちのそれぞれの1つに前記終端のそれぞれの1つを選択的に適用するために前記メモリ・コントローラに結合された手段とを含むデータ記憶システム。

IPC (2件)：

G06F 13/16 510 ,  G06F 3/00

FI (2件)：

G06F 13/16 510 A ,  G06F 3/00 K

引用特許：

審査官引用 (4件)

• 特開平2-090256
  
• バス構造及び入出力バッファ
  公報種別：公開公報   出願番号：特願平8-173910   出願人：富士通株式会社
• メモリカード制御装置
  公報種別：公開公報   出願番号：特願平5-141493   出願人：富士写真フイルム株式会社
• 特開平2-090256