特許
J-GLOBAL ID：200903046356728535
埋め込みゲート型MOSトランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平4-078347
公開番号（公開出願番号）：特開平6-342806
出願日： 1992年02月28日
公開日（公表日）： 1994年12月13日
要約：
【要約】【目的】 短チャネル効果の改善と、リソグラフィーの解像度よりも微細なゲート長を形成できるという効果との、双方を実現し、また、ゲート下の不純物濃度プロファイルをマスクを用いることなしに細かく制御できるMOSトランジスタを得ることを目的とする。【構成】 シリコン基板9上に、ソース及びドレインとなる多結晶シリコン膜1を成膜し、ゲートとなる部分を開口除去した後ゲート電極を埋め込み形成した構成のMOS型トランジスタにおいて、ゲート電極形成時に、酸化、多結晶シリコン膜成膜、エッチングを繰り返し、サイドウォール4を複数回形成することにより、1つのゲート電極内に複数のゲート酸化膜(膜厚)を有する構成とした埋め込みゲート型MOSトランジスタ。
請求項（抜粋）：
シリコン基板上に、ソース及びドレインとなる多結晶シリコン膜を成膜し、ゲートとなる部分を開口除去した後ゲート電極を埋め込み形成した構成のMOS型トランジスタにおいて、ゲート電極形成時に、酸化、多結晶シリコン膜成膜、エッチングを繰り返し、サイドウォールを複数回形成することにより、1つのゲート電極内に複数のゲート酸化膜を有する構成とした埋め込みゲート型MOSトランジスタ。
IPC (2件)：
H01L 21/336
, H01L 29/784
