特許
J-GLOBAL ID：200903046378236776
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平8-323802
公開番号（公開出願番号）：特開平10-163095
出願日： 1996年12月04日
公開日（公表日）： 1998年06月19日
要約：
【要約】【課題】 露光に要する作業時間を短すると共に、保守点検等のコストを安くし、しかも、リフトオフしたときに電極にばりが発生することを防止して高品質の電極を形成する。【解決手段】 本発明の半導体装置の製造方法は、半導体基板11の上にフォトレジスト層12を形成した後、フォトレジスト層12の表面部分に溶解速度が低いレジスト難溶解層13を形成し、そして、フォトレジスト層12を紫外線等の光で露光してから現像することによりフォトレジスト層12にオーバーハング部14aを有する開口部14を形成し、この後、フォトレジスト層12の上に金属層15を形成してから、フォトレジスト層12をリフトオフすることにより電極16を形成する方法を備えている。この方法によれば、紫外線等の光を用いるステッパ露光装置を使用可能な構成でありながら、開口部14の内側壁の形状をオーバーハング部14aを有する形状とすることができ、ばりのない高品質の電極16を形成することができる。
請求項（抜粋）：
半導体基板の上にフォトレジスト層を形成する工程と、前記フォトレジスト層の表面部分に溶解速度が低いレジスト難溶解層を形成する工程と、前記フォトレジスト層を紫外線等の光で露光してから現像することにより前記フォトレジスト層にオーバーハング部を有する開口部を形成する工程と、前記フォトレジスト層の上に金属層を形成する工程と、前記フォトレジスト層をリフトオフすることにより電極を形成する工程とを備えて成る半導体装置の製造方法。
IPC (2件)：
H01L 21/027
, G03F 7/26 513
H01L 21/30 564 D
, G03F 7/26 513
, H01L 21/30 576
