特許
J-GLOBAL ID：200903046384315564
フレーム乗換え方式
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-060248
公開番号（公開出願番号）：特開2000-261418
出願日： 1999年03月08日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】 受信クロックに同期した受信データを送信クロックに同期した送信データに変換するフレーム乗換え方式に関し、フレーム乗換え方式に適用するランダム・アクセス・メモリ(RAM)の規模を縮減する。【解決手段】 受信クロックから送信クロックへのデータの乗換えを行なうデータ乗換え部と、該データ乗換え部が出力するデータを格納する第一のシングル・ポート(SP)RAMと、該第一のSPRAMが読出すデータを格納する第二のSPRAMと、該データ乗換え部にラッチ信号を供給するデータ乗換え制御部と、該データ乗換え制御部が生成する位相調整パルスを契機に該第一のSPRAMのアドレスと書き込みEN信号を生成すると共に、該第二のSPRAMのアドレスと書き込みEN信号を生成する書き込み/読み出し制御部とを備える。
請求項（抜粋）：
受信クロックから送信クロックへのデータの乗換えを行なうデータ乗換え部と、該データ乗換え部が出力するデータを書き込んで読み出す第一のシングル・ポート・ランダム・アクセス・メモリと、該第一のシングル・ポート・ランダム・アクセス・メモリが読み出すデータを書き込んで読み出す第二のシングル・ポート・ランダム・アクセス・メモリと、該データ乗換え部にラッチ・イネーブル信号を供給するデータ乗換え制御部と、該データ乗換え制御部が生成する位相調整パルスを契機に該第一のシングル・ポート・ランダム・アクセス・メモリのアドレスと書き込みイネーブル信号を生成すると共に、該第二のシングル・ポート・ランダム・アクセス・メモリのアドレスと書き込みイネーブル信号を生成する書き込み/読み出し制御部とを備えることを特徴とするフレーム乗換え方式。
IPC (2件)：
FI (2件)：
Fターム (17件)：
5K034AA11
, 5K034HH01
, 5K034HH02
, 5K034HH05
, 5K034HH25
, 5K034HH37
, 5K034HH42
, 5K034HH46
, 5K047AA16
, 5K047GG02
, 5K047GG44
, 5K047GG45
, 5K047GG52
, 5K047LL04
, 5K047LL05
, 5K047MM24
, 5K047MM28
