特許
J-GLOBAL ID:200903046388461530
メモリ制御方式
発明者:
出願人/特許権者:
代理人 (1件):
宮園 純一
公報種別:公開公報
出願番号(国際出願番号):特願平4-078523
公開番号(公開出願番号):特開平5-242006
出願日: 1992年02月28日
公開日(公表日): 1993年09月21日
要約:
【要約】【目的】 外部記憶装置資源の効率的な利用を可能とし、明示的なリザーブコマンドやリリースコマンドの廃止と特定CPUへの優先的なリソースの提供を可能にする。【構成】 例えばCPU10と外部記憶装置100との間のデータ転送を、外部記憶装置100の記憶単位の整数倍の長さのパケットで行い、該パケットとしてはリクエスト系とレスポンス系を示す2種類のパケットがあり、CPU10から外部記憶装置100の指定記憶デバイス30へのリクエストに対しては該指定記憶デバイス30からのレスポンスの受信により、次のリクエストがCPU10から発行可能となる。
請求項(抜粋):
複数の計算機の中央処理装置間で外部記憶装置を共有する計算機システムにおいて、当該中央処理装置と上記外部記憶装置との間のデータ転送を、該記憶装置の記憶単位の整数倍の長さのパケットで行い、該パケットとしてはリクエスト系とレスポンス系を示す2種類のパケットがあり、当該中央処理装置から上記外部記憶装置の指定記憶デバイスへのリクエストに対しては該指定記憶デバイスからのレスポンスの受信により、次のリクエストが当該中央処理装置から発行可能となるように制御することを特徴とするメモリ制御方式。
IPC (2件):
G06F 13/14 310
, G06F 3/06 301
引用特許:
審査官引用 (3件)
-
特開昭62-073831
-
特開平1-292519
-
特開平2-232758
前のページに戻る