特許

J-GLOBAL ID：200903046407479373

絶縁基板、その製造方法、およびそれを用いた半導体装置

発明者： 石渡 裕 ,  田中 明 ,  谷口 安彦 ,  清水 敏夫 ,  平本 裕行 ,  小森田 裕 ,  那波 隆之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-257084
公開番号（公開出願番号）：特開2002-076214
出願日： 2000年08月28日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】 絶縁信頼性の高い絶縁基板を、安価かつ高い歩留まりで提供する。【解決手段】 絶縁基板は、垂直方向に積層された複数のセラミックス基板と、これらのセラミックス基板の隣接するセラミックス基板の間に位置する接合層とを含む。各セラミックス基板は、単一の絶縁性セラミックス層と、この絶縁性セラミックス層の表面および裏面に形成された一対の導電層とを有する。各セラミックス基板の導電層は、接合層によって、隣接するセラミックス基板の導電層と接合されている。接合層は、ハンダ接合層、ろう接合層、あるいは、活性金属接合層である。接合層はまた、伝熱成分を含有した有機物系の樹脂層であってもよい。絶縁性セラミックスは、窒化アルミニウムまたは酸化アルミニウムである。

請求項（抜粋）：

複数の絶縁性セラミックス層と、前記各絶縁性セラミックス層の第1の表面に位置する第1導電層と、前記各絶縁性セラミックス層の、第1の表面と反対側の第2の表面に位置する第2導電層と、前記各絶縁性セラミックス層の第1導電層と、隣接する絶縁性セラミックス層の第2導電層との間に位置する接合層とを含むことを特徴とする絶縁基板。

IPC (2件)：

H01L 23/36 ,  H01L 23/13

FI (2件)：

H01L 23/36 C ,  H01L 23/12 C

Fターム (6件)：

5F036AA01 ,  5F036BB01 ,  5F036BB08 ,  5F036BB21 ,  5F036BC05 ,  5F036BD13

引用特許：

審査官引用 (1件)

• 積層セラミック基板及びこれを用いたパワーモジュール用基板
  公報種別：公開公報   出願番号：特願平11-313825   出願人：三菱マテリアル株式会社