特許

J-GLOBAL ID：200903046409340992

データ転送制御装置

発明者： 森本 剛
出願人/特許権者： 株式会社リコー
代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平9-330004
公開番号（公開出願番号）：特開平11-161467
出願日： 1997年12月01日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】 データ転送要求処理を滞らせることなく、また、メモリを効率的に利用できるデータ転送制御装置を提供する。【解決手段】 メモリ2aは、バッファコントローラ2によって二つ(第1BLK,第2BLK)の先入れ先だしメモリ(FIFO)として機能させられる。データコントローラ部4は、境界ポインタ値から有効データ数を減算することで、メモリ残存量(転送可能量)を示す値を出力する機能部分を有する。そして、メモリ残量とパケットサイズAとを比較する。この比較結果は、第1書込制御部3Aに与えられる。第1書込制御部3Aは前記比較結果に基づいてBusy信号をデータ書込要求元に返送する。即ち、書込制御部3Aは、受信データのパケットサイズがメモリ残存量よりも大きければ、Busy信号を出すことになり、以下であれば、第1BLKへの受信データの転送処理を行うことになる。これにより、メモリ2aを二つの先入れ先だしメモリ(FIFO)として機能させつつオーバーフローを未然に防止することができる。

請求項（抜粋）：

データ転送元とデータ転送先との間に介在し、転送データをバッファメモリに書き込む処理と、バッファメモリからデータを読み出す処理を行うデータ転送制御装置において、前記バッファメモリを二つのFIFOブロックとして機能させるためにその境界を示すアドレスを保持する境界ポインタと、一方のFIFOブロックに対して設けられ、書込ごとにインクリメントされ、読出ごとにデクリメントされる第1のカウンタと、他方のFIFOブロックに対して設けられ、書込ごとにデクリメントされ、読出ごとにインクリメントされる第2のカウンタと、前記一方のFIFOブロックに対してバッファメモリの下位側アドレスを開始アドレスとし前記境界ポインタで示されるアドレスまでアクセスする第1の書込/読出制御手段と、前記他方のFIFOブロックに対してバッファメモリの上位側アドレスを開始アドレスとし前記境界ポインタで示されるアドレス+1までアクセスする第2の書込/読出制御手段と、を備えたことを特徴とするデータ転送制御装置。

IPC (2件)：

G06F 5/06 313 ,  G06F 13/38 310

FI (2件)：

G06F 5/06 313 ,  G06F 13/38 310 D