特許

J-GLOBAL ID：200903046433004782

半導体装置及びその製造方法

発明者： 竹中 正司 ,  日吉 順一郎 ,  河西 純一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-317122
公開番号（公開出願番号）：特開平8-172144
出願日： 1994年12月20日
公開日（公表日）： 1996年07月02日
要約：

【要約】【目的】 本発明は多層構造パッケージの半導体装置に関し、高密度実装、低コスト化を図ることを目的とする。【構成】 半導体チップ26が搭載されて封止部29により封止されたセラミック多層基板24の第1の基板22と、該半導体チップ26を位置させる開口部32を形成させてプリント基板311 〜314 が積層され、一方面に金属ボール33が所定数形成されたプリント多層基板31の第2の基板23とを、高融点導電金属の接続部材34を介在させて接続させた構成とする。

請求項（抜粋）：

所定パターンが形成され、所定数の半導体チップが搭載されて該パターンと電気的接続された第1の基板と、該第1の基板と接続部材により電気的接続されるものであって、一方面に所定数の外部端子が形成された第2の基板と、を有することを特徴とする半導体装置。

IPC (4件)：

H01L 23/12 ,  H01L 23/02 ,  H01L 23/50 ,  H05K 3/46

FI (2件)：

H01L 23/12 N ,  H01L 23/12 L

引用特許：

出願人引用 (3件)

• 特開昭61-268046
  
• 特開平4-370957
  
• 特開平4-069993
  

審査官引用 (5件)

• 特開平4-069993
  
• 特開平4-069993
  
• 特開昭61-268046
  
• 特開昭61-268046
  
• 特開平4-370957