特許

J-GLOBAL ID：200903046433587095

半導体装置の製造方法

発明者： 吉田 和由
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-222297
公開番号（公開出願番号）：特開平9-069511
出願日： 1995年08月30日
公開日（公表日）： 1997年03月11日
要約：

【要約】【課題】高段差、高アスペクト比を有する酸化膜上の多結晶シリコン膜のエッチングにおいては、段差部でのエッチング残渣や、下層の薄い酸化膜に損傷が発生する。【解決手段】段差を有する酸化膜上の多結晶シリコン膜5を、10mTorr以下の圧力領域で1010cm-3以上のプラズマ密度の得られる低圧高密度プラズマエッチング装置を用い、Cl2 とHBrとO2 との混合ガスを用い対絶縁膜との選択比30以下のエッチング条件により下層の薄い絶縁膜4が表出するまでエッチングを行う第1のエッチング工程と、HBrとO2 との混合ガスを用い次に対絶縁膜との選択比100以上のエッチング条件でエッチングを行う第2のエッチング工程によりエッチングする。

請求項（抜粋）：

半導体基板上に段差のある絶縁膜を形成したのち全面に多結晶シリコン膜を形成し段差を埋める工程と、Cl2 とHBrとO2 との混合ガスを用いるドライエッチング法により低圧力領域で対絶縁膜との選択比の小さい第1のエッチングを行ない前記多結晶シリコン膜を除去し前記絶縁膜の薄い部分の表面を露出させる工程と、薄い前記絶縁膜の表面を露出させたのちHBrとO2との混合ガスを用いるドライエッチング法により高圧力領域で選択比の大きい第2のエッチングを行ない前記多結晶シリコン膜の残渣を除去する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3065 ,  C23F 4/00 ,  H01L 21/304 341

FI (5件)：

H01L 21/302 F ,  C23F 4/00 A ,  C23F 4/00 E ,  H01L 21/304 341 D ,  H01L 21/302 L