特許

J-GLOBAL ID：200903046436751635

電圧制御利得回路

発明者： 平林 敦志 ,  藤田 幸祐 ,  小森 健司 ,  村山 宜弘
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-041783
公開番号（公開出願番号）：特開平9-232893
出願日： 1996年02月28日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】 電圧制御利得回路において増幅利得設計の自由度を向上させる。【解決手段】 本発明の電圧制御利得回路は、電圧電流変換回路101、電流分流回路102、負荷抵抗回路103と、先に提案された高インピーダンス電位設定回路104によって構成されている。ここで電流分流回路102はトランジスタ4n、5nと、トランジスタ4p、5pの2組の電流分流回路で形成される。そしてこれらの電流分流回路が、それぞれ電圧電流変換回路101の出力点となるトランジスタ1n、1pのコレクタと、負荷抵抗回路103及び高インピーダンス電位設定回路104のバイアス電位の出力点y、zの接続点との間に接続される。さらに負荷抵抗回路103は値2RL の負荷抵抗器7によって構成され、この負荷抵抗器7は電圧電流変換回路102の出力点となるトランジスタ1n、1pのコレクタ(出力端子8n、8p)の間に接続される。

請求項（抜粋）：

入力信号の供給される電圧電流変換回路の出力部に電流分流回路を接続し、この電流分流回路の出力端子間に負荷抵抗を接続すると共に、エミッタ接地とされる第1の増幅手段、ベース接地とされる第2の増幅手段、及び上記第1の増幅手段のエミッタに接続される電流源によって構成される一対の電圧帰還回路と、上記一対の電圧帰還回路の上記第2の増幅手段のベース間が互いに接続されると共に、上記一対の電圧帰還回路のそれぞれの上記第1の増幅手段のエミッタ及び上記第2の増幅手段のベースの間に接続される一対の抵抗器によって構成される中点電位検出回路と、上記一対の電圧帰還回路の上記第1の増幅手段のエミッタに接続される基準電圧源とから成る高インピーダンス電位設定回路の上記第1の増幅手段のベースをバイアス電位の出力点とし、このバイアス電位の出力点を上記電流分流回路の出力端子間に接続したことを特徴とする電圧制御利得回路。

IPC (3件)：

H03G 3/10 ,  H03F 3/34 ,  H03F 3/45

FI (3件)：

H03G 3/10 B ,  H03F 3/34 C ,  H03F 3/45 Z