特許
J-GLOBAL ID：200903046442029674
半導体ベアチップ実装基板
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平8-242166
公開番号（公開出願番号）：特開平10-092968
出願日： 1996年09月12日
公開日（公表日）： 1998年04月10日
要約：
【要約】【課題】 プリント基板の表面に半導体ベアチップをフェースダウン実装するとともに、実装した半導体ベアチップをとり囲むようにビルドアップ層を積層して凹部を形成することによって、きわめて単純な構成のみによって簡単に封止樹脂の流出と盛り上がりを抑制しつつ、プリント基板の精度を維持して信頼度の高い製品を低コストで確保し、プリント基板の薄型化を図る。【解決手段】 プリント基板10の表面上に半導体ベアチップ20を実装し、封止樹脂30で封止する半導体ベアチップ実装基板であって、半導体ベアチップ20を基板10の表面にフェースダウン実装するとともに、このフェースダウン実装した半導体ベアチップ20の周囲をとり囲むように、基板10の表面にビルドアップ層11bを積層して凹部40を形成してある。
請求項（抜粋）：
プリント基板の表面上に半導体ベアチップを実装し、封止樹脂で封止する半導体ベアチップ実装基板であって、前記半導体ベアチップを基板表面にフェースダウン実装するとともに、このフェースダウン実装した半導体ベアチップの周囲をとり囲むように、基板表面にビルドアップ層を積層して凹部を形成したことを特徴とする半導体ベアチップ実装基板。
IPC (3件)：
H01L 23/12
, H01L 21/56
, H01L 21/60 311
H01L 23/12 F
, H01L 21/56 E
, H01L 21/60 311 Q
