特許

J-GLOBAL ID：200903046442194055

半導体装置

発明者： 出光 一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-271254
公開番号（公開出願番号）：特開2001-094049
出願日： 1999年09月24日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】 キャパシタ容量の増大に伴い素子分離領域が増大し、活性領域が減少していた。【解決手段】 第1のポリシリコン電極13は素子分離領域としてのSTI領域12bの表面領域内に形成されている。キャパシタ絶縁膜としての酸化膜14は第1のポリシリコン電極13及びSTI領域12b上に形成され、この酸化膜14上に第2のポリシリコン電極15が形成される。

請求項（抜粋）：

半導体基板と、前記半導体基板の表面領域に形成された素子分離領域と、前記素子分離領域の表面領域に形成された第1のキャパシタ電極と、前記第1のキャパシタ電極上に形成されたキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に形成された第2のキャパシタ電極とを具備することを特徴とする半導体装置。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

Fターム (5件)：

5F038AC02 ,  5F038AC05 ,  5F038AC15 ,  5F038EZ11 ,  5F038EZ20