特許

J-GLOBAL ID：200903046442511867

薄膜半導体装置

発明者： 伊藤 政隆
出願人/特許権者： 株式会社クリスタージュ ,  元太科技工業股▲ふん▼有限公司
公報種別：公開公報
出願番号（国際出願番号）：特願2000-321946
公開番号（公開出願番号）：特開2002-094075
出願日： 2000年09月14日
公開日（公表日）： 2002年03月29日
要約：

【要約】【目的】 トップゲート構造の薄膜トランジスタ(TFT)のゲート電極としてCrもしくはCr合金を用いた場合の表面酸化を防止し、ゲート、ソース間のコンタクト抵抗低減を図る。【構成】 トップゲート構造の薄膜トランジスタにおいて、ゲートメタルとして、CrもしくはCr合金を用いる。Cr合金により、高いプロセス温度で作製することが可能となるが、Crは酸化しやすく、レジストのアッシング工程で酸化Crになり、電極として用いることができなくなる。本発明はこの点を改善したもので、ゲート電極形成時にCrとAlの積層構造とし、アッシング後Alをエッチングすることにより、アッシング時のCr表面の酸化を防止することができ、また、その後の高温のアニールにも耐えることができる。

請求項（抜粋）：

絶縁性基板上に絶縁膜、半導体薄膜が堆積した後、半導体薄膜が所定の形状に加工され、さらにその上にトランジスタのゲート絶縁層となる絶縁膜、所定の形状のゲート電極、さらに層間絶縁膜、ソース及びドレイン電極が積層形成されてなる半導体装置において、前記ゲート電極がCrもしくはCrを含む金属からなることを特長とする薄膜半導体装置。

IPC (2件)：

H01L 29/786 ,  H01L 21/28 301

FI (2件)：

H01L 21/28 301 R ,  H01L 29/78 617 M

Fターム (22件)：

4M104BB13 ,  4M104CC05 ,  4M104DD64 ,  4M104FF13 ,  4M104GG20 ,  4M104HH15 ,  5F110AA30 ,  5F110CC02 ,  5F110DD02 ,  5F110DD11 ,  5F110EE04 ,  5F110EE06 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG45 ,  5F110NN02 ,  5F110NN24 ,  5F110PP03 ,  5F110QQ05