特許
J-GLOBAL ID：200903046442645278
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-302430
公開番号（公開出願番号）：特開平5-326969
出願日： 1992年11月12日
公開日（公表日）： 1993年12月10日
要約：
【要約】【目的】 本発明は、メモリセルの大きさを変えないでセルカップリングレシオを大きくできる半導体記憶装置を提供する。【構成】 本発明の半導体記憶装置は、半導体基板表面上の能動領域11上の一部から一端の素子分離酸化膜上に延在するフローティングゲート12と、このフローティングゲート12の上部から他端の素子分離酸化膜上部に延在するコントロールゲート13とを有する構成とした。
請求項（抜粋）：
(a)主表面を有する半導体基板と、(b)前記主表面上の第1の領域上に設けられる第1の素子分離酸化膜と、(c)前記主表面上の第2の領域上に設けられる第2の素子分離酸化膜と、(d)前記第1の領域と前記第2の領域との間の前記主表面上の第3の領域にある能動領域と、(e)前記第1の素子分離酸化膜の上部から前記能動領域上部の一部に延在するフローティングゲートと、(f)前記フローティングゲート上から前記第2の素子分離酸化膜上に延在するコントロールゲートと、を含むことを特徴とする半導体記憶装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
