特許

J-GLOBAL ID：200903046453107529

半導体装置及びその製造方法

発明者： 鈴木 篤 ,  門村 新吾
出願人/特許権者： ソニー株式会社
代理人 (1件)： 飯阪 泰雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-058468
公開番号（公開出願番号）：特開2003-257974
出願日： 2002年03月05日
公開日（公表日）： 2003年09月12日
要約：

【要約】【課題】 ダマシンプロセスによる埋め込み配線のバリア膜に吸蔵される水素量を抑制する半導体装置の製造方法及びそれによって得られる半導体装置を提供すること。【解決手段】 表面が平坦化された層間絶縁膜13に形成された配線溝14に、バリア膜15を介在させて金属膜16が埋め込まれた配線構造を有し、そのバリア膜15の上端15aは水素雰囲気にさらされることなく形成された膜16’で覆われている。例えば、めっき法により形成された金属膜や、塗布法により形成された有機膜でバリア膜15の上端15aは覆われている。

請求項（抜粋）：

表面が平坦化された層間絶縁膜に形成された配線溝に、バリア膜を介在させて金属膜が埋め込まれた半導体装置において、前記バリア膜の上端が水素雰囲気にさらされることなく形成された膜で覆われていることを特徴とする半導体装置。

FI (2件)：

H01L 21/88 R ,  H01L 21/88 K

Fターム (31件)：

5F033HH11 ,  5F033HH21 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK21 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR05 ,  5F033RR14 ,  5F033RR21 ,  5F033RR25 ,  5F033SS15 ,  5F033SS22 ,  5F033XX00