特許

J-GLOBAL ID：200903046459275016

半導体装置とその製造方法

発明者： 井本 努
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平10-374568
公開番号（公開出願番号）：特開2000-196028
出願日： 1998年12月28日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】 互いにしきい値電圧を異にする少なくとも2つのFETを有する半導体装置を、簡潔に、高い信頼性をもって構成することができるようにする。【解決手段】 共通の基板71に、しきい値電圧を異にする少なくとも第1および第2の2つの電界効果トランジスタが形成される半導体装置であって、第1の電界効果トランジスタは、そのゲートが非合金化ショットキー接合J1 による構成とされ、第2の電界効果トランジスタは、そのゲートが合金化ショットキー接合J2 による構成として、しきい値電圧を異にする電界効果トランジスタを構成する。

請求項（抜粋）：

共通の基板に、しきい値電圧を異にする少なくとも第1および第2の2つの電界効果トランジスタが形成される半導体装置であって、上記第1の電界効果トランジスタは、そのゲートが合金化ショットキーゲート構成とされ、上記第2の電界効果トランジスタは、そのゲートが非合金化ショットキーゲート構成とされたことを特徴とする半導体装置。

IPC (6件)：

H01L 27/095 ,  H01L 21/76 ,  H01L 29/417 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (4件)：

H01L 29/80 E ,  H01L 21/76 L ,  H01L 29/50 J ,  H01L 29/80 H

Fターム (56件)：

4M104AA05 ,  4M104BB06 ,  4M104BB09 ,  4M104BB11 ,  4M104BB14 ,  4M104BB15 ,  4M104CC01 ,  4M104CC03 ,  4M104DD08 ,  4M104DD09 ,  4M104DD16 ,  4M104DD17 ,  4M104DD34 ,  4M104DD63 ,  4M104DD68 ,  4M104DD71 ,  4M104DD79 ,  4M104EE12 ,  4M104EE17 ,  4M104FF07 ,  4M104FF27 ,  4M104FF28 ,  4M104GG12 ,  5F032AA12 ,  5F032AA28 ,  5F032DA13 ,  5F032DA22 ,  5F032DA43 ,  5F032DA60 ,  5F102FA03 ,  5F102GA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK05 ,  5F102GK06 ,  5F102GK08 ,  5F102GL05 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR09 ,  5F102GR10 ,  5F102GS02 ,  5F102GS03 ,  5F102GS04 ,  5F102GT01 ,  5F102GT03 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19