特許

J-GLOBAL ID：200903046472791678

半導体装置

発明者： 高柳 雄治 ,  小斉 淳一 ,  桜庭 康二 ,  高橋 一幸 ,  新野 裕二
出願人/特許権者： 株式会社日立製作所 ,  日立原町電子工業株式会社
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-221400
公開番号（公開出願番号）：特開2001-044414
出願日： 1999年08月04日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】半導体装置においてチップ面積に占めるターミネーション領域の割合を縮小する。【解決手段】裏面電極と、該裏面電極上に形成した半導体層と、該半導体層に形成した半導体能動領域と、該半導体能動領域を取り囲むように形成したガードリングと、前記能動領域に接合する第1電極と前記カ ゙ート ゙リングに接合する第2電極からなる半導体装置において、少なくとも前記第2電極はバリアメタル層から構成する。

請求項（抜粋）：

裏面電極と、該裏面電極上に形成した半導体層と、該半導体層に形成した半導体能動領域と、該半導体能動領域を取り囲むように形成したガードリングと、前記能動領域に接合する第1電極と前記カ ゙ート ゙リングに接合する第2電極からなる半導体装置において、少なくとも前記第2電極はバリアメタル層からなることを特徴とする半導体装置。

IPC (3件)：

H01L 29/06 ,  H01L 21/28 301 ,  H01L 29/78

FI (4件)：

H01L 29/06 ,  H01L 21/28 301 T ,  H01L 29/78 652 P ,  H01L 29/78 652 L

Fターム (18件)：

4M104BB02 ,  4M104BB26 ,  4M104CC01 ,  4M104DD07 ,  4M104DD64 ,  4M104DD65 ,  4M104FF18 ,  4M104FF21 ,  4M104FF22 ,  4M104FF35 ,  4M104FF37 ,  4M104GG06 ,  4M104GG09 ,  4M104GG18 ,  4M104HH01 ,  4M104HH02 ,  4M104HH15 ,  4M104HH20