特許
J-GLOBAL ID：200903046480390941
縦型トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-169732
公開番号（公開出願番号）：特開平5-021790
出願日： 1991年07月10日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】 ゲート電極への配線が容易であって、ソース/ドレイン間の耐圧が高い縦型トランジスタの製造方法を提供する。【構成】 N-注入されたシリコン基板21におけるN-拡散領域23上にリング状にパターンニングされたエピタキシャルシリコン層24を形成する。シリコン基板21のN-拡散領域23に接触してソース28を形成する。酸化シリコン層29を形成して平坦化し、リング状エピタキシャルシリコン層24上にはエピタキシャルシリコン層30を、酸化シリコン層29上にはポリシリコン層31を形成してN-注入する。リング状エピタキシャルシリコン層24内をエッチングしてゲート電極33を形成する。ゲート電極33をマスクとしてN+注入してN-拡散領域30に接触したドレイン34を形成する。こうして、LDD構造の縦型トランジスタが形成されてソース/ドレイン間の耐圧が向上する。
請求項（抜粋）：
シリコン基板中にN-注入した後にエピタキシャルシリコン層を成長させ、得られたN-拡散領域上のエピタキシャルシリコン層をリングプレート状にパターニングし、次に、上記リングプレート状のエピタキシャルシリコン層の側壁を酸化シリコンで被覆した後、シリコン基板にN+注入してN-拡散領域に接触したソース領域を形成し、次に、酸化シリコン層で全体を平坦化して上記リングプレート状エピタキシャルシリコン層の表面を露出させた後、上記リングプレート状エピタキシャルシリコン層上にはエピタキシャルシリコン層を、また、上記平坦化された酸化シリコン層上にはポリシリコン層を同時成長させて、このエピタキシャルシリコン層およびポリシリコン層にN-注入し、次に、上記リングプレート状エピタキシャルシリコン層の内部のポリシリコンおよび酸化シリコンを除去して上記リングプレート状エピタキシャルシリコン層の内部にゲート絶縁膜およびゲート電極を形成し、ゲート電極をパターニングした後にN+注入してN-拡散領域に接触したドレイン領域を形成することを特徴とする縦型トランジスタの製造方法。
IPC (2件)：
H01L 29/784
, H01L 21/302
H01L 29/78 301 V
, H01L 29/78 321 V
