特許
J-GLOBAL ID：200903046486694977
データフォーマット変換器
発明者：
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-060722
公開番号（公開出願番号）：特開平6-276248
出願日： 1993年03月19日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】 後段の処理部に渡す為に、Aビット幅のデータを(2N+1)個有し、且つ(2M+1)〔但しN>M〕番目は無効データであるフレームが直列になった直列信号を、Aビット幅単位で順次、第1列の信号,第2列の信号となる2並列の並列信号とし、又フレームの先頭を示すパルスを、並列信号となったフレームの先頭を示すパルスにするデータフォーマット変換器に関し、後段の処理部の処理を簡単に出来るデータフォーマット変換器の提供を目的とする。【構成】 データフォーマット変換器としては、直並列変換器1,2と、FF3〜FF10,セレクタ11,12,制御部20及びオア回路46にて、後段の処理部には、各フレームのデータは入り交じらない並列信号と、先頭を示すパルスと共に無効を示すパルスも出力する構成とする。
請求項（抜粋）：
Aビット幅のデータを(2N+1)個有し、且つ(2M+1)〔但しN>M〕番目は無効データであるフレームが直列になった直列信号を、第1の直並列変換器(1)を介して、Aビット幅単位で順次、第1列の信号,第2列の信号となる2並列の並列信号を得、該並列信号の第1列の信号は第1のフリップフロップ(3)を介して第2のセレクタ(12)及び第2のフリップフロップ(4)に入力し、該第2のフリップフロップ(4)の出力は第1のセレクタ(11)に入力し、該並列信号の第2列の信号は第3のフリップフロップ(5)及び第4のフリップフロップ(6)を通り該第1,第2のセレクタ(11,12)に入力し、フレームの先頭を示すパルスを第2の直並列変換器(2)を介して、奇数番フレームの並列信号の先頭を示すパルス及び偶数番フレームの並列信号の先頭を示すパルスを得、該奇数番フレーム及び偶数番フレームの並列信号の先頭を示すパルスは夫々2段のフリップフロップ(7,8、9,10)を介して後段の処理部に出力すると共に、制御部(20)に入力し、該制御部(20)では、奇数番フレームの並列信号の先頭を示すパルスより数え(M+1)番目のデータが夫々該第2,第4のフリップフロップ(4,6)に入力した時、該第1のセレクタ(11)では該第2のフリップフロップ(4)の出力を選択させて該後段の処理部に出力させ、該第2のセレクタ(12)では該第4のフリップフロップ(6)の出力を選択させて該後段の処理部に出力させる第1の状態を、該第1のセレクタ(11)では該第4のフリップフロップ(6)の出力を選択させて該後段の処理部に出力させ、該第2のセレクタ(12)では該第1のフリップフロップ(3)の出力を選択させて該後段の処理部に出力させる第2の状態とし、偶数番フレームの並列信号の先頭を示すパルスより数え(M+1)番目のデータが夫々該第2,第4のフリップフロップ(4,6)に入力した時に該第1の状態とし、又該(M+1)番目のデータが該第1,第2のセレクタ(11,12)より出力する時にデータ無効を示すパルスを該後段の処理部に出力するようにしたことを特徴とするデータフォーマット変換器。
IPC (3件)：
H04L 29/06
, H03M 9/00
, H04L 13/10
