特許
J-GLOBAL ID：200903046523324123
PLL回路
発明者：
出願人/特許権者：
代理人 (1件)：
藤村 元彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-141514
公開番号（公開出願番号）：特開平9-326696
出願日： 1996年06月04日
公開日（公表日）： 1997年12月16日
要約：
【要約】【課題】 簡単な構成で周波数の引き込みを行う。汎用性を高める。【解決手段】 このPLL回路は、制御入力信号に応じた周波数で発振をなす発振部320と、その発振出力信号と入力周波数信号との位相誤差を検出しその検出値に応じた誤差信号を出力する位相比較部30とを有するPLL回路である。本PLL回路はさらに、誤差信号の値と強制引込用信号の値とを加算しその加算結果に応じた信号を制御入力信号とする強制引込部31を有する。この強制引込部は、発振部の発振周波数の単位変化幅を定める基準値を供給する基準値生成回路4と、その基準値に基づいて強制引込用信号の値を算出する演算部(5,31S)とを有する。
請求項（抜粋）：
制御入力信号に応じた周波数で発振をなす発振手段と、この発振手段の発振出力信号と入力周波数信号との位相誤差を検出しその検出値に応じた誤差信号を出力する位相比較手段とを有するPLL回路であって、前記誤差信号の値と強制引込用信号の値とを加算しその加算結果に応じた信号を前記制御入力信号とする強制引込手段を有し、前記強制引込手段は、前記発振手段の発振周波数の単位変化幅を定める基準値を供給する基準値生成手段と、前記基準値に基づいて前記強制引込用信号の値を算出する演算手段とを有することを特徴とするPLL回路。
IPC (2件)：
FI (2件)：
H03L 7/18 C
, H03L 7/10 D
