特許

J-GLOBAL ID：200903046523573298

FPGA回路設計装置及び方法

発明者： 関澤 裕一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-019770
公開番号（公開出願番号）：特開平6-232259
出願日： 1993年02月08日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】既存のFPGA回路を設計財産として活かし、効率的に大規模の集積度を有するFPGAチップを設計する。【構成】予め配置配線情報及び論理機能情報を有したFPGA機能モジュールよりなるハードマクロセルを複数登録したライブラリ(23)を有し、このライブラリ(23)に登録された複数のハードマクロセルを用いて配置、配線を行なうことで、より大規模のFPGA集積回路を設計する。

請求項（抜粋）：

配置配線情報及び論理機能情報を有したFPGA機能モジュールよりなるハードマクロセルを複数登録したライブラリを有し、このライブラリに登録された複数のハードマクロセルを用いて配置、配線を行なうことで、より大規模のFPGA集積回路を設計することを特徴とするFPGA回路設計装置。