特許

J-GLOBAL ID：200903046540839781

半導体装置の製造方法

発明者： 山本 和彦
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-022363
公開番号（公開出願番号）：特開2001-217415
出願日： 2000年01月31日
公開日（公表日）： 2001年08月10日
要約：

【要約】【課題】 単結晶シリコンとタンタル酸化膜との界面に介在させるシリコン酸化膜の膜厚が厚くならないようにすると共に、タンタル酸化膜のリーク電流を防止できるようにする。【解決手段】 まず、CVD法等を用いて、単結晶シリコンからなる半導体基板11上のシリコン酸化膜12の上に、膜厚が約5nmのタンタル酸化膜13Aを堆積させる。次に、タンタル酸化膜13Aに対して、酸素ラジカル中で熱処理を行なうことにより、酸素の組成が過剰なタンタル酸化膜13Bを形成する。その後、酸素が過剰のタンタル酸化膜13Bを酸化性を有さない雰囲気で熱処理を行なうことにより、結晶化したタンタル酸化膜13Cを得る。

請求項（抜粋）：

タンタル酸化膜を含む積層構造のゲート絶縁膜を有する半導体装置の製造方法であって、素子形成面を有する単結晶シリコンにおける前記素子形成面の上に、該素子形成面との界面がシリコンと酸素とからなる第1のゲート絶縁膜を形成する工程と、前記第1のゲート絶縁膜の上に、酸素の組成が過剰なタンタル酸化膜を形成する工程と、前記タンタル酸化膜を実質的に酸素を含まない雰囲気中で加熱して前記タンタル酸化膜を結晶化することにより、前記タンタル酸化膜からなる第2のゲート絶縁膜を形成する工程と、前記第2のゲート絶縁膜の上に、金属を含むゲート電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/316

FI (2件)：

H01L 21/316 M ,  H01L 29/78 301 G

Fターム (21件)：

5F040DA19 ,  5F040DC01 ,  5F040EB12 ,  5F040EC04 ,  5F040EC08 ,  5F040ED01 ,  5F040ED03 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BE03 ,  5F058BF02 ,  5F058BF12 ,  5F058BF55 ,  5F058BF62 ,  5F058BF64 ,  5F058BH02 ,  5F058BH03 ,  5F058BH04 ,  5F058BJ01