特許

J-GLOBAL ID：200903046590504462

半導体集積回路

発明者： 高橋 祐司
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 鈴木 正剛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-320287
公開番号（公開出願番号）：特開平10-161898
出願日： 1996年11月29日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 テスト用端子を内部回路の電源端子と共用させ、端子共用がノイズの原因となることを防止する。【解決手段】 アンチヒューズ13の電極13aを、内部回路のGNDライン12に接続し、電極13bを入力端子11に接続する。検査時には、GNDライン12と入力端子11との間のアンチヒューズ13は電気的に絶縁状態である。この状態で、入力端子11から入力インタフェースブロック14を介して、テスト回路15にテスト信号を入力する。実使用時は、アンチヒューズ13の一対のパッド間に電圧VDDを印加することにより、内部回路のGNDライン12と入力端子11との間のアンチヒューズ13を電気的に導通状態とする。

請求項（抜粋）：

電源ラインを有し、本来の機能を達成するための内部回路と、検査の際に使用されるテスト回路と、前記テスト回路にテスト入力を供給すべく、該テスト回路に接続される第1の端子と、前記テスト回路からテスト出力を導出すべく、該テスト回路に接続される第2の端子と、前記第1および第2の端子の少なくとも一方と前記内部回路の前記電源ラインとの間に介挿され、当初は電気的に絶縁されており、電気的操作により、当該端子と前記内部回路の電源ラインとの間を電気的に導通させるアンチヒューズ手段と、を具備することを特徴とする半導体集積回路。

IPC (5件)：

G06F 11/22 330 ,  G01R 31/28 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

G06F 11/22 330 F ,  G01R 31/28 V ,  H01L 21/82 F ,  H01L 27/04 T