特許

J-GLOBAL ID：200903046603952761

セキュリティ回路

発明者： 林 修司
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-251502
公開番号（公開出願番号）：特開平6-208516
出願日： 1993年10月07日
公開日（公表日）： 1994年07月26日
要約：

【要約】【目的】この発明の目的は、セキュリティを設定したことが他者にすぐに判らず、メモリに記憶されたデータを確実に保護することが可能なセキュリティ回路を提供することである。【構成】メモリ2にはセキュリティデータが記憶され、ラッチ回路4にはキーデータがラッチされる。比較回路6によってセキュリティデータとキーデータが不一致と判断されると、変更ビット制御回路20の出力信号S13は“0”レベルとなり、アドレス変更回路301 〜30n に供給されるアドレス信号はメモリ2から供給されるセキュリティデータに応じて変化される。したがって、このアドレス信号によってメモリ1aはアクセスされるが正常なデータは出力されない。

請求項（抜粋）：

機密を保持すべきデータを記憶する第1の記憶手段と、セキュリティデータを記憶する第2の記憶手段と、前記セキュリティデータによって設定されたセキュリティを解除するためのキーデータをラッチするラッチ回路と、前記第2の記憶手段に記憶されているセキュリティデータと前記ラッチ回路によってラッチされたキーデータとを比較し、これらが一致している場合一致信号を出力し、これらが不一致の場合不一致信号を出力する比較回路と、前記第1の記憶手段に記憶されているデータを読み出すためのアドレス信号及び前記比較回路の出力信号が供給され、前記比較回路から不一致信号が供給された場合、前記アドレス信号を変化させ、一致信号が供給された場合、前記アドレス信号をそのまま出力するアドレス制御回路とを具備することを特徴とするセキュリティ回路。

IPC (2件)：

G06F 12/14 320 ,  G06F 15/78 510

引用特許：

審査官引用 (4件)

• 特開昭58-048298
  
• 特開平4-076749
  
• 特開昭63-044242
  
• 特開昭57-044299