特許
J-GLOBAL ID:200903046612408942

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大胡 典夫 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-030791
公開番号(公開出願番号):特開2003-234471
出願日: 2002年02月07日
公開日(公表日): 2003年08月22日
要約:
【要約】【課題】 半導体基板とゲート絶縁膜の界面部分に、混入元素の濃度を高めた層を作製することでゲート絶縁膜の実効誘電率を高め、ゲート絶縁膜として必要な物理膜厚を低減することを目的とする。【解決手段】 半導体基板14と、半導体基板14上に形成されたアモルファスSi<SB>1-y</SB>M<SB>y</SB>O<SB>2</SB>(0.1≦y≦1 MはZr、Hf、Y、Sc、La、Ce、Pr、Nd、Sm、Eu、Ge、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか一種類以上から選ばれる金属)からなる第1のゲート絶縁膜13と、第1のゲート絶縁膜13上に形成されたアモルファスSi<SB>1-x</SB>M<SB>x</SB>O<SB>2</SB>(0<x≦0.5かつx<y MはZr、Hf、Y、Sc、La、Ce、Pr、Nd、Sm、Eu、Ge、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか一種類以上から選ばれる金属)からなる第2のゲート絶縁膜12と、第2のゲート絶縁膜12上に形成されたゲート電極11とを具備することを特徴とする半導体装置。
請求項(抜粋):
半導体基板と、前記半導体基板上に形成されたアモルファスSi<SB>1-y</SB>M<SB>y</SB>O<SB>2</SB>(0.1≦y≦1 MはZr、Hf、Y、Sc、La、Ce、Pr、Nd、Sm、Eu、Ge、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか一種類以上から選ばれる金属)からなる第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成されたアモルファスSi<SB>1-x</SB>M<SB>x</SB>O<SB>2</SB>(0<x≦0.5かつx<y MはZr、Hf、Y、Sc、La、Ce、Pr、Nd、Sm、Eu、Ge、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか一種類以上から選ばれる金属)からなる第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に形成されたゲート電極とを具備することを特徴とする半導体装置。
IPC (2件):
H01L 29/78 ,  H01L 21/316
FI (2件):
H01L 21/316 X ,  H01L 29/78 301 G
Fターム (28件):
5F058BA06 ,  5F058BA20 ,  5F058BC02 ,  5F058BC03 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BF02 ,  5F058BF22 ,  5F058BF25 ,  5F058BF27 ,  5F058BF29 ,  5F058BJ01 ,  5F058BJ10 ,  5F140AA21 ,  5F140AA24 ,  5F140AA39 ,  5F140BA01 ,  5F140BD01 ,  5F140BD04 ,  5F140BD13 ,  5F140BD15 ,  5F140BE02 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF07 ,  5F140BG30

前のページに戻る