特許

J-GLOBAL ID：200903046623595248

バイアス電流補償を有する電流モード論理回路系

発明者： ベニー ダブリュウ. レイ
出願人/特許権者： アジレント・テクノロジーズ・インク
代理人 (2件)： 後藤 政喜 ,  松田 嘉夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-299973
公開番号（公開出願番号）：特開2004-096750
出願日： 2003年08月25日
公開日（公表日）： 2004年03月25日
要約：

【課題】 電流モード論理ゲートの動作安定化とスイッチング速度の高速化を図る。 【解決手段】 回路システム30は、論理回路32とスイッチング速度基準回路84を備える。論理回路32は、それぞれが個別にテール電流を操作して出力電圧振幅を生成するよう動作可能な1以上の電流モード論理ゲートを含む。バイアス電流調整回路36は、スイッチング速度基準回路84で検出された論理回路32の固有スイッチング速度と基準クロック周波数frefとの比較結果に基づき、基準電流Irefを調整する。バイアス発生器34は、基準電流Irefに基づいて論理回路32の負荷抵抗およびテール電流を制御する。【選択図】 図4

請求項（抜粋）：

個々のテール電流を操作して出力電圧振幅を生成するようそれぞれが動作可能な1以上の電流モード論理ゲートを備える論理回路と、 テール電流レベルにおける変化によらず、各電流源モード論理ゲートの電圧振幅を維持するよう動作可能なバイアス回路と、 を備えることを特徴とする回路システム。

IPC (5件)：

H03K19/0944 ,  H03F3/34 ,  H03F3/345 ,  H03K17/04 ,  H03K19/0185

FI (5件)：

H03K19/094 A ,  H03F3/34 Z ,  H03F3/345 Z ,  H03K17/04 E ,  H03K19/00 101B

Fターム (80件)：

5J055AX02 ,  5J055BX16 ,  5J055CX27 ,  5J055DX12 ,  5J055DX56 ,  5J055DX72 ,  5J055DX73 ,  5J055DX83 ,  5J055EX02 ,  5J055EY01 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ01 ,  5J055EZ03 ,  5J055EZ04 ,  5J055EZ07 ,  5J055EZ08 ,  5J055EZ09 ,  5J055EZ10 ,  5J055EZ20 ,  5J055EZ22 ,  5J055EZ24 ,  5J055EZ28 ,  5J055EZ36 ,  5J055EZ55 ,  5J055FX19 ,  5J055FX37 ,  5J055GX01 ,  5J055GX02 ,  5J055GX06 ,  5J056AA03 ,  5J056AA11 ,  5J056BB02 ,  5J056CC01 ,  5J056CC02 ,  5J056CC04 ,  5J056CC07 ,  5J056CC09 ,  5J056CC10 ,  5J056CC16 ,  5J056CC17 ,  5J056CC21 ,  5J056CC30 ,  5J056DD12 ,  5J056DD29 ,  5J056DD51 ,  5J056EE06 ,  5J056FF06 ,  5J056FF09 ,  5J056GG10 ,  5J056KK03 ,  5J500AA01 ,  5J500AA12 ,  5J500AC11 ,  5J500AC65 ,  5J500AF10 ,  5J500AH09 ,  5J500AH17 ,  5J500AH25 ,  5J500AH29 ,  5J500AK00 ,  5J500AK01 ,  5J500AK03 ,  5J500AK05 ,  5J500AK09 ,  5J500AK12 ,  5J500AK18 ,  5J500AK31 ,  5J500AK32 ,  5J500AK34 ,  5J500AK35 ,  5J500AM21 ,  5J500AT01 ,  5J500AT02 ,  5J500DN01 ,  5J500DN14 ,  5J500DN22 ,  5J500DN23 ,  5J500DP02