特許
J-GLOBAL ID：200903046643817611
画像処理装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-048857
公開番号（公開出願番号）：特開平6-259059
出願日： 1993年03月10日
公開日（公表日）： 1994年09月16日
要約：
【要約】【目的】 プレーン数に満たない画像メモリを使って画像の描画や転送を可能にする。【構成】 8枚のプレーンにプレーナピクセル形式で展開された画像データを、1プレーンにつき16画素分すなわち16ビットずつ画像メモリ12に書き込むさいに、画像メモリ12を構成する2個のDPRAM12aをページモードでアクセスし、偶数ビットと奇数ビットに分けて8ビットずつそれぞれ2個のDPRAM12aのメモリアドレスの同位ビットに書き込むようにし、1画素8ビットのビットデータをDPRAM12aごとに1メモリアドレスに対して2画素分を、それぞれパックドピクセル形式に従って2個のDPRAM12aに書き込み、プレーン数と同数のデュアルポートRAM7aを必要としていた従来のプレーナピクセル方式の欠点を改善し、2個のDPRAM12aを使って効率よく1画面分の画像データを処理する。
請求項（抜粋）：
1画素を重み付けするビット数と同数のプレーンに展開されたプレーナピクセル形式で画像データを処理し描画するグラフィック表示コントローラと、画像データの描画と転送が同時に可能な画像メモリと、該画像メモリの入力バス上に設けられ、前記グラフィック表示コントローラが前記プレーン上でアドレス指定した連続する複数画素のビットデータを、前記画像メモリに対しアドレスをページ送りして読み書きするページモードを使用して描画する描画サイクル時に、前記複数画素のビットデータを下位ビット側から又は上位ビット側から1ビットずつ前記画像メモリに順次分散させて書き込ませ、アドレス指定が全プレーンを一巡するのに合わせ、前記複数のプレーンに分散していた同一画素の複数のビットデータを1メモリアドレスに集合し、かつ1メモリアドレスに複数画素のビットデータを書き込ませるバス切り替え回路と、前記画像メモリの出力バス上に設けられ、前記1メモリアドレスに書き込まれた複数画素のビットデータを、前記グラフィック表示コントローラによるメモリアドレスの指定を受けて、シリアルデータとして読み出す転送サイクル時に、前記画像メモリから同時に読み出される複数画素のビットデータを、画素順にそれぞれ並・直列変換する並・直列変換回路とを具備することを特徴とする画像処理装置。
IPC (5件)：
G09G 5/36
, G06F 12/00 580
, G06F 15/64 450
, G06F 15/64
, G06F 15/72
