薄膜半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：谷義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-043672
公開番号（公開出願番号）：特開平6-260645
出願日： 1993年03月04日
公開日（公表日）： 1994年09月16日
要約：

【要約】 (修正有)【目的】歩留りを低下させることなく薄膜トランジスタのゲート線抵抗を低抵抗化すると共に、オフリーク電流を低減させて、フリッカ、あるいは表示ムラの少なくガス保持特性の優れた液晶ディスプレイを実現する。【構成】不純物添加された多結晶シリコン膜5上にシリサイド膜6を積層した2層膜をパターニングした後、最上層に高抵抗の多結晶シリコン膜7を積層し、これを前記2層膜よりも太くパターニングする。該最上層の高抵抗の多結晶シリコン膜のレジストマスクを残したままで、このパターンに対し自己整合的にイオン注入し、ソース8、ドレイン9を形成してオフセットゲート構造とする。一方、最上層の多結晶シリコン膜を低抵抗とし、レジストマスクを剥離してからイオン注入してLDD構造を形成する。

請求項（抜粋）：

ソース領域、ドレイン領域、ゲート絶縁膜およびゲート電極を有するプレーナー型薄膜半導体装置において、前記ゲート絶縁膜の上に形成されるゲート電極は、最下層の不純物添加された多結晶シリコン薄膜と、中間層のシリサイド膜と、これら2層構造の上に積層された最上層の高抵抗の多結晶シリコン膜とから構成される3層ゲート電極であることを特徴とする薄膜半導体装置。

IPC (5件)：

H01L 29/784 , G02F 1/136 500 , H01L 21/90 , H01L 29/40 , H01L 21/336

FI (3件)：

H01L 29/78 311 G , H01L 29/78 311 S , H01L 29/78 311 P

引用特許：

審査官引用 (3件)

特開平4-360582
特開昭60-164363
特開昭61-048977

前のページに戻る