特許

J-GLOBAL ID：200903046655070821

半導体装置およびその製造方法

発明者： 東 英昭
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-195774
公開番号（公開出願番号）：特開2000-031270
出願日： 1998年07月10日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】配線層のパターニングを行った後、レジストの除去等の後処理工程においてバリアメタル層が腐食されず、コンタクトホールの接続不良が防止された半導体装置およびその製造方法を提供する。【解決手段】基板1上に層間絶縁膜2を形成する工程と、前記層間絶縁膜に電気的接続のためのコンタクトホールを設ける工程と、前記コンタクトホール内および前記層間絶縁膜上にバリアメタル層4を形成する工程と、前記バリアメタル層上に金属配線層5を形成する工程と、前記金属配線層および前記バリアメタル層にエッチングを行い、所定のパターンの配線を形成する工程と、前記金属配線層および前記バリアメタル層の側面に、不動態被膜4’、5’を形成する工程とを有する半導体装置の製造方法およびこれにより製造される半導体装置。

請求項（抜粋）：

基板上に形成された、層間絶縁膜と、前記層間絶縁膜に設けられた、電気的接続のためのコンタクトホールと、前記コンタクトホール内に埋め込まれた導電材料と、前記コンタクトホール内に前記導電材料を介して埋め込まれ、前記層間絶縁膜上に、バリアメタル層を介して積層された金属配線層とを有する半導体装置において、前記バリアメタル層および前記金属配線層の側面に、不動態被膜が形成されている半導体装置。

Fターム (22件)：

5F033AA02 ,  5F033AA04 ,  5F033AA14 ,  5F033AA15 ,  5F033AA25 ,  5F033AA29 ,  5F033AA66 ,  5F033AA71 ,  5F033AA77 ,  5F033BA12 ,  5F033BA15 ,  5F033BA23 ,  5F033BA25 ,  5F033BA35 ,  5F033BA38 ,  5F033BA44 ,  5F033DA07 ,  5F033DA15 ,  5F033DA35 ,  5F033DA36 ,  5F033DA38 ,  5F033EA25