特許
J-GLOBAL ID：200903046671063630
PLL回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-146830
公開番号（公開出願番号）：特開平8-018447
出願日： 1994年06月28日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】 現用系の入力基準信号に異常を発生し、予備系の入力基準信号に切り替える過渡期において、PLL系の安定性を保ち、発生するクロックの攪乱を防止し、系の信頼性を高める。【構成】 入力断検出回路6により、選択回路5からの基準信号Cの喪失が検出されると、制御電圧保持回路7に電圧保持信号HDを与え、また、選択回路5に対して、基準信号を切替えるための選択切替信号SELを出力し、選択回路5による基準信号の切替を行わせると共に、この間に、電圧制御発振器3に与える制御信号を、制御電圧保持回路7により、直前の値に保持させ、電圧制御発振器3によるクロック信号CLKの発振を安定に保つと共に基準信号の切替を安定に行わせる。
請求項（抜粋）：
クロックを発生する発振手段と、前記クロックを分周して分周クロックとする分周手段と、複数の基準信号から1つを選択して、制御用基準信号を出力する選択手段と、前記分周手段からの分周クロックを、前記選択手段からの制御用基準信号と位相比較する位相比較手段と、前記位相比較手段の出力をそのまま、または保持して、前記発振手段に制御信号として与える制御電圧保持手段と、前記選択手段からの制御用基準信号が喪失したことを検出して、前記制御電圧保持手段に保持信号を与えると共に、前記選択手段に対して、基準信号を切替えるための選択切替信号を出力する入力断検出手段とを、備えることを特徴とするPLL回路装置。
IPC (3件)：
H03L 7/14
, H03L 7/00
, H03L 7/08
