並列型誤り検出回路

発明者：
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-305802
公開番号（公開出願番号）：特開平10-135985
出願日： 1996年10月31日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】ATMセルのFEC/CRC処理時間を有効に使用すること可能とし、誤り検出および訂正処理遅延時間を減少させる誤り検出/訂正方式の提供。【解決手段】検出/訂正処理に諸用する遅延時間の緩和を狙い、誤り検出/訂正処理を、ヘッダとペイロードに分離して行い、さらに、分離したヘッダとペイロードに対して、誤り検出と誤り訂正処理を分離して独立に行う方式を採用する。

請求項（抜粋）：

無線ATMセル多重伝送での伝送品質を保証するための誤り検出/訂正方式において、入力ATMセルをヘッダとペイロードとに分離する手段と、ヘッダ及びペイロード毎に誤り検出を並列方式で行うためにヘッダ及びペイロード毎に設けられた誤りチェック手段と、前記ヘッダと前記ペイロードをそれぞれ蓄積し、誤り訂正が必要な場合には、FEC処理がそれぞれ行われる記憶手段と、前記記憶手段から読み出したヘッダとペイロードを合成して出力する手段と、を備えたことを特徴とする並列型誤り検出/訂正回路。

IPC (3件)：

H04L 12/28 , H04L 1/00 , H04Q 3/00

FI (3件)：

H04L 11/20 D , H04L 1/00 B , H04Q 3/00

引用特許：

審査官引用 (1件)

誤り訂正方法
公報種別：公開公報出願番号：特願平7-203560 出願人：日本電信電話株式会社

前のページに戻る