多入力差動増幅回路

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-246305
公開番号（公開出願番号）：特開平9-093052
出願日： 1995年09月25日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】ダイナミックレンジを広げることができ、回路規模の縮小、低消費電力化を図れる多入力差動増幅回路を実現する。【解決手段】差動対を構成するpMOSトランジスタPT10,PT11および差動対を構成するpMOSトランジスタPT20,PT21にバイアス部11のpMOSトランジスタPT1 と共にカレントミラー回路を構成するpMOSトランジスタPT01,PT02によって、それぞれ差動対毎に別個に電流を供給する。差動増幅部12aの出力信号がpMOSトランジスタPT2 ,PT3 によって構成されたソースフォロワ部13を介して、pMOSトランジスタPT4 、nMOSトランジスタNT3 、抵抗素子R10および容量素子C10によって構成されたプッシュプル出力部14に入力され、反転され、出力端子TOUT に出力される。

請求項（抜粋）：

少なくとも2対以上の正負入力端子を有する差動増幅部を備えた多入力差動増幅回路であって、上記差動増幅部の各差動対がそれぞれ異なる電流源に接続され、各差動対毎に個別に電流が供給される多入力差動増幅回路。

IPC (2件)：

H03F 3/45 , H03F 3/30

FI (2件)：

H03F 3/45 Z , H03F 3/30

引用特許：

審査官引用 (6件)

特開昭63-266907
特開昭57-182280
特開平3-286610

全件表示

前のページに戻る