特許
J-GLOBAL ID：200903046760247648

半導体層の形成方法

発明者：
井上 大二朗

井上 大二朗 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 宮園 博一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-200259
公開番号（公開出願番号）：特開2003-017409
出願日： 2001年07月02日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】基板と熱膨張係数の異なる半導体層を形成した場合において、基板の反りを抑制することが可能な半導体層の形成方法を提供する。【解決手段】所定の熱膨張係数を有するSi基板11上に形成されたマスク層12の開口部12aに、Si基板11とは異なる熱膨張係数を有するGaN層14を形成する工程と、Si基板11のGaN層14が形成されていない領域上に、Si基板11の反りを抑制するための反り抑制層15を形成する工程とを備えている。
請求項（抜粋）：
所定の熱膨張係数を有する基板上の一部に、前記基板とは異なる熱膨張係数を有する半導体層を形成する工程と、前記基板の前記半導体層が形成されていない領域上に、前記基板の反りを抑制するための反り抑制層を形成する工程とを備えた、半導体層の形成方法。
IPC (2件)：
H01L 21/20 ,  C23C 16/34
FI (2件)：
H01L 21/20 ,  C23C 16/34
Fターム (14件)：
4K030BA20 ,  4K030BA38 ,  4K030CA04 ,  4K030CA12 ,  4K030JA10 ,  4K030LA14 ,  5F052CA01 ,  5F052DA01 ,  5F052DA04 ,  5F052DA05 ,  5F052DA08 ,  5F052DB03 ,  5F052EA15 ,  5F052KA01
引用特許：
出願人引用 (2件)
  • 特開平4-241413
  • 特開平4-209522
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM