特許
J-GLOBAL ID：200903046772905063
シフトレジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
坂上 正明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-002440
公開番号（公開出願番号）：特開2002-208292
出願日： 2001年01月10日
公開日（公表日）： 2002年07月26日
要約：
【要約】【課題】 レーシングによる誤動作を無くし、かつ原振クロックに対するシフトレジスタの出力遅延時間を最小にすると共にシフトレジスタの出力遅延時間差を小さくする事。【解決手段】 複数のフリップフロップとクロックバッファでブロック化し、データの流れと反対方向からクロック信号を供給するように配置した基本セルを複数個直列に配置するシフトレジスタにする事を特徴としている。
請求項（抜粋）：
複数のフリップフロップと前記フリップフロップにクロック信号を供給するクロックバッファをブロック化し、データの流れと反対方向からクロック信号を供給する前記基本回路を複数個直列に配置するシフトレジスタ。
IPC (2件)：
FI (2件)：
G11C 19/00 K
, H04N 5/335 Z
5C024CY16
, 5C024EX01
, 5C024HX02
