半導体集積回路装置の製造方法および半導体集積回路装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-092097
公開番号（公開出願番号）：特開2002-289702
出願日： 2001年03月28日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】スタックトビア構造を有する半導体集積回路装置において、レイアウトルールを緩和することなく下層のプラグと上層のプラグとの合わせマージンを向上する。【解決手段】酸化シリコン膜12、プラグ16およびSiN膜18上にメタル膜19を形成した後、フォトレジスト膜を用いてメタル膜19を異方的にエッチングすることにより、プラグ16の酸化シリコン膜12から突出した部分の側壁にメタル膜19を残す。

請求項（抜粋）：

(a)半導体基板の主面上に第1絶縁膜を形成する工程、(b)前記第1絶縁膜に第1接続孔を形成する工程、(c)前記第1接続孔内に第1プラグを形成する工程、(d)前記第1絶縁膜を所定厚さ除去し、前記第1プラグの一部を前記第1絶縁膜上に突出させる工程、(e)前記第1絶縁膜上および前記第1プラグ上に第1薄膜を堆積した後、前記第1薄膜を異方的にエッチングし、前記第1絶縁膜上に突出した前記第1プラグの突出部の少なくとも側壁に前記第1薄膜を残す工程、(f)前記(e)工程後、前記第1絶縁膜、前記第1プラグおよび前記第1薄膜上に第2絶縁膜を形成する工程、(g)前記第2絶縁膜に前記第1プラグに達する第2接続孔を形成する工程、(h)前記第2接続孔内に第2プラグを形成する工程、を含むことを特徴とする半導体集積回路装置の製造方法。

IPC (7件)：

H01L 21/8244 , H01L 27/11 , H01L 21/768 , H01L 21/8234 , H01L 27/088 , H01L 27/108 , H01L 21/8242

FI (4件)：

H01L 27/10 381 , H01L 21/90 C , H01L 27/08 102 D , H01L 27/10 621 Z

Fターム (68件)：

5F033HH08 , 5F033HH18 , 5F033HH19 , 5F033HH33 , 5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033KK01 , 5F033KK25 , 5F033MM01 , 5F033MM08 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033NN37 , 5F033NN38 , 5F033PP06 , 5F033PP15 , 5F033QQ08 , 5F033QQ09 , 5F033QQ11 , 5F033QQ14 , 5F033QQ16 , 5F033QQ24 , 5F033QQ25 , 5F033QQ37 , 5F033QQ48 , 5F033QQ74 , 5F033QQ92 , 5F033RR04 , 5F033RR06 , 5F033RR14 , 5F033SS04 , 5F033SS15 , 5F033SS21 , 5F033TT02 , 5F033TT06 , 5F033VV16 , 5F033XX15 , 5F033XX31 , 5F048AA01 , 5F048AB01 , 5F048AC10 , 5F048BA01 , 5F048BB05 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048BF07 , 5F048BF16 , 5F048DA27 , 5F083BS05 , 5F083BS17 , 5F083BS27 , 5F083BS47 , 5F083BS48 , 5F083GA09 , 5F083JA35 , 5F083JA39 , 5F083JA40 , 5F083LA01 , 5F083MA05 , 5F083MA06 , 5F083MA19 , 5F083PR34 , 5F083PR39 , 5F083PR40

前のページに戻る