特許
J-GLOBAL ID：200903046799917470
ダイナミック型RAM
発明者：
,
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-108111
公開番号（公開出願番号）：特開平10-284705
出願日： 1997年04月10日
公開日（公表日）： 1998年10月23日
要約：
【要約】【課題】 分割ワード線方式を採用しつつ、高集積化と高速化を実現したダイナミック型RAMを提供する。【解決手段】 外部端子から供給された電源電圧がドレインに供給され、ゲートに昇圧された定電圧が印加されて、ソースから定電圧を出力させるNチャンネル型の電圧クランプMOSFETを設けて、この電圧クランプMOSFETのソースから出力されるクランプ電圧をセンスアンプの動作電圧としてセンスアンプ活性化信号によりスイッチ制御されるPチャンネル型の第1パワーMOSFETを介してセンスアンプを構成するPチャンネル型増幅MOSFETの共通ソース線に伝えるとともに、上記Pチャンネル型の第1パワーMOSFET及びセンスアンプを構成する上記Pチャンネル型MOSFETが形成されるN型ウェル領域に上記電圧クランプ用MOSFETのソースから出力させる定電圧をバイアス電圧として供給する。
請求項（抜粋）：
複数のワード線と複数の相補ビット線対と、上記ワード線と上記相補ビット線の一方との間に設けられ、ゲートが上記ワード線に接続され、一方のソース,ドレインが対応する上記一方の相補ビット線に接続されたアドレス選択MOSFET及び上記アドレス選択MOSFETの他方のソース,ドレインが一方の電極に接続され、他方の電極に所定の電圧が印加されてなる記憶キャパシタからなるダイナミック型メモリセルと、上記交差接続されたゲートとドレインが上記複数の相補ビット線対にそれぞれ接続され、電源電圧側の増幅部を構成する複数対のPチャンネル型MOSFET及び上記交差接続されたゲートとドレインが上記複数の相補ビット線対にそれぞれ接続され、接地電位側の増幅部を構成する複数対のNチャンネル型MOSFETとからなるセンスアンプと、上記センスアンプのPチャンネル型MOSFETのソースが共通化されてなる第1共通ソース線と、上記センスアンプのNチャンネル型MOSFETのソースが共通化されてなる第2共通ソース線と、外部端子から供給された電源電圧がドレインに供給され、ゲートに昇圧された定電圧が印加されて、ソースから定電圧を出力させるNチャンネル型の電圧クランプMOSFETと、上記電圧クランプMOSFETのソースにソースが接続され、ゲートにセンスアンプ活性化信号が印加されてドレインから上記第1共通ソース線に供給する動作電圧を出力させるPチャンネル型の第1パワーMOSFETと、ゲートにセンスアンプ活性化信号が供給され、ソースに回路の接地電位が供給され、ドレインから上記第2コモンソース線に供給する接地電位を出力させるNチャンネル型の第2パワーMOSFETとを備えてなり、上記Pチャンネル型の第1パワーMOSFET及び電源電圧側の増幅部を構成するPチャンネル型MOSFETが形成されるN型ウェル領域に、上記電圧クランプ用MOSFETのソースから出力させる定電圧を供給してなることを特徴とするダイナミック型RAM。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, G11C 11/407
, G11C 11/401
H01L 27/10 681 G
, G11C 11/34 354 D
, G11C 11/34 362 H
, H01L 27/10 621 C
