特許

J-GLOBAL ID：200903046800279980

半導体装置及びその製造方法並びに記憶媒体

発明者： 石川 明夫
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-058584
公開番号（公開出願番号）：特開平11-261037
出願日： 1998年03月10日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】 素子分離構造の高さの相違にもとづく障害を除き、信頼性の高い半導体装置を提供する。【解決手段】 同一シリコン基板1上に、フィ-ルド酸化膜8で素子分離された周辺回路形成領域と、フィ-ルド酸化膜8とは高さの異る埋め込み絶縁膜(トレンチ型素子分離構造15)で素子分離されたメモリセル形成領域を有する半導体装置であって、周辺回路形成領域内のシリコン基板1の厚さとメモリセル形成領域内のシリコン基板1の厚さを異ならしめて、フィ-ルド酸化膜8とトレンチ型素子分離構造15の上面を略同一レベルとしている。

請求項（抜粋）：

第1の素子分離構造で素子分離された第1の領域と、第2の素子分離構造で素子分離された領域であって前記第1の領域より表面の高さが高い第2の領域とを同一半導体基板上に有する半導体装置であって、前記第1の素子分離構造及び前記第2の素子分離構造のいずれか一方はLOCOS法により形成されたフィ-ルド酸化膜からなり、他方は前記半導体基板に形成された溝を埋め込む絶縁膜からなることを特徴とする半導体装置。

IPC (7件)：

H01L 27/115 ,  H01L 21/76 ,  H01L 21/316 ,  H01L 21/8249 ,  H01L 27/06 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

H01L 27/10 434 ,  H01L 21/76 L ,  H01L 21/94 A ,  H01L 27/06 321 J ,  H01L 27/10 681 F