特許

J-GLOBAL ID：200903046800918273

不揮発性半導体メモリ

発明者： 岩橋 弘
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-198336
公開番号（公開出願番号）：特開2000-030470
出願日： 1998年07月14日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 ゲート絶縁膜中にシリコン窒化膜からなる電荷蓄積層を有するMOSトランジスタをメモリセルとする仮想接地方式の不揮発性半導体メモリにおいて、非選択なメモリセルへの誤書き込みを防止する。【解決手段】 ゲート絶縁膜中にシリコン窒化膜からなる電荷蓄積層を有するMOSトランジスタをメモリセルとする仮想接地方式の不揮発性半導体メモリにおいて、ゲート及びドレインに高電圧を与えて、ドレインからソースに電流を流すことによって全てのメモリセルに電子を注入した後、メモリセルアレイ中のメモリセルのソースがメモリセルアレイの一番端に配置されるのメモリセルから順に、メモリセルアレイ中のメモリセルのドレインがメモリセルアレイの一番端に配置されるメモリセル方向に、一列毎にデータを書き換える。

請求項（抜粋）：

ゲート絶縁膜中に電荷蓄積層を有し、ドレイン、ソース、ゲートを有するMOSトランジスタからなるメモリセルを行方向及び列方向にマトリクス状に配置されたメモリセルアレイと、同一行の前記メモリセルのゲートに接続された行線と、同一列の前記メモリセルのドレイン及びソースに接続された列線と、前記電荷蓄積層に電子を蓄積するデータ書き込み手段と、前記列線に電圧を供給することによって、一列毎に前記電荷蓄積層に蓄積された電子を放出するデータ消去手段とを具備したことを特徴とする不揮発性半導体メモリ。

IPC (3件)：

G11C 16/02 ,  G11C 14/00 ,  G11C 16/04

FI (3件)：

G11C 17/00 601 Q ,  G11C 11/40 101 ,  G11C 17/00 622 C

Fターム (12件)：

5B015HH03 ,  5B015JJ11 ,  5B015KA23 ,  5B015KA38 ,  5B015KB92 ,  5B015QQ16 ,  5B025AA01 ,  5B025AB01 ,  5B025AC01 ,  5B025AD04 ,  5B025AD08 ,  5B025AE08