特許
J-GLOBAL ID：200903046804180830
不揮発性メモリ素子及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平8-060563
公開番号（公開出願番号）：特開平8-274283
出願日： 1996年03月18日
公開日（公表日）： 1996年10月18日
要約：
【要約】【課題】 不揮発性メモリ素子及びその製造方法を提供する。【解決手段】 メモリセル領域に配置されて第1導電層よりなる浮遊ゲ-トゲ-ト電極、浮遊ゲ-ト電極上に形成された絶縁膜44a及び絶縁膜上に形成された第2導電層よりなる制御ゲ-ト電極を備えるメモリセルのゲ-ト電極46dと、メモリセル領域を取り囲む周辺回路領域に配置されて第2導電層で形成されたゲ-ト電極46dと、メモリセル領域と周辺回路領域との境界領域及び/又は前記周辺回路領域に配置されて第1導電層よりなる抵抗素子と、抵抗素子の一表面上に形成された絶縁膜44bと、絶縁膜上に形成された第2導電層よりなるキャッピング層46cとを含むことにより、ストリンガの発生を防止するので素子の誤動作を防止しうる。
請求項（抜粋）：
メモリセル領域に配置されて第1導電層よりなる浮遊ゲ-トゲ-ト電極、前記浮遊ゲ-ト電極上に形成された絶縁膜及び前記絶縁膜上に形成された第2導電層よりなる制御ゲ-ト電極を備えるメモリセルのゲ-ト電極と、前記メモリセル領域を取り囲む周辺回路領域に配置されて第2導電層で形成されたゲ-ト電極と、前記メモリセル領域と周辺回路領域との境界領域及び/又は前記周辺回路領域に配置されて第1導電層よりなる抵抗素子と、前記抵抗素子の一表面上に形成された絶縁膜と、前記絶縁膜上に形成された第2導電層よりなるキャッピング層とを含むことを特徴とする不揮発性メモリ素子。
IPC (4件)：
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
出願人引用 (1件)
審査官引用 (2件)
-
特開昭55-091877
-
特開昭55-091877
前のページに戻る
