特許
J-GLOBAL ID:200903046865126676
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
三好 秀和 (外8名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-243096
公開番号(公開出願番号):特開2002-057335
出願日: 2000年08月10日
公開日(公表日): 2002年02月22日
要約:
【要約】【課題】 過電圧に対する保護能力が高く、且つパワー素子の実効面積が広い半導体装置を提供する。【解決手段】 複数のドレインセル60と、ゲート電極28と、隣接するドレインセルの間にゲート電極を介して配置された複数の単位セル(置換可能セル)64とを同一の半導体基体(半導体支持基板)上に有するパワー素子部と、半導体基体とは異なる基板上に配置され、ドレインセルに印加された過電圧を検知して、オフ状態のパワー素子部をオン状態にする過電圧保護回路とを有し、複数の単位セルのなかの少なくとも1つは、ドレインセルとの間でツェナーダイオードを構成するツェナーセル62であり、残りの単位セルは、ドレインセルとの間の抵抗値がゲート電極に印加される電圧により制御されるソースセル61である。
請求項(抜粋):
複数のドレインセルと、当該ドレインセルの周りに配置されたゲート電極と、隣接する前記ドレインセルの間に前記ゲート電極を介して配置された複数の単位セルとを同一の半導体基体上に有するパワー素子部と、前記半導体基体とは異なる基板上に配置され、前記ドレインセルに印加された過電圧を検知して、オフ状態の前記パワー素子部をオン状態にする過電圧保護回路とを有し、前記複数の単位セルのなかの少なくとも1個の単位セルは、ドレイン定格電圧以下の電圧で降伏するツェナーダイオードを構成するツェナーセルであり、残りの単位セルは、前記ツェナーセルに接続されたソースセルであることを特徴とする半導体装置。
IPC (14件):
H01L 29/78 657
, H01L 29/78 652
, H01L 29/78
, H01L 29/78 656
, H01L 27/04
, H01L 21/822
, H01L 21/8222
, H01L 27/06
, H01L 27/06 311
, H01L 21/8234
, H01L 27/088
, H01L 21/331
, H01L 29/73
, H01L 29/786
FI (11件):
H01L 29/78 657 A
, H01L 29/78 652 Q
, H01L 29/78 652 S
, H01L 29/78 656 C
, H01L 27/06 311 B
, H01L 27/04 H
, H01L 27/06 101 D
, H01L 27/06 101 P
, H01L 27/08 102 F
, H01L 29/72
, H01L 29/78 623 A
Fターム (37件):
5F003AP06
, 5F003AZ03
, 5F003BA27
, 5F003BJ12
, 5F003BJ15
, 5F003BJ90
, 5F003BN01
, 5F038BH04
, 5F038BH07
, 5F038BH15
, 5F038BH16
, 5F038EZ12
, 5F038EZ20
, 5F048AC05
, 5F048AC06
, 5F048BA01
, 5F048BA12
, 5F048BA16
, 5F048BC02
, 5F048BE03
, 5F048BE04
, 5F048BH02
, 5F048BH04
, 5F048CC06
, 5F082AA33
, 5F082BC04
, 5F082BC09
, 5F082BC11
, 5F110AA22
, 5F110AA23
, 5F110BB12
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110GG36
, 5F110GG60
, 5F110NN71
前のページに戻る