特許

J-GLOBAL ID：200903046868523536

アドレスデコード装置及びこれを用いたコンピュータシステム

発明者： 平野 富広
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 半田 昌男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-211744
公開番号（公開出願番号）：特開平8-055059
出願日： 1994年08月12日
公開日（公表日）： 1996年02月27日
要約：

【要約】【目的】 メモリモジュールを増設した場合にアドレス信号から自動的にメモリスロットの切り換えを行うアドレスデコード装置及びこれを用いたコンピュータシステムを提供する。【構成】 スロット200 等からアドレスデコーダ12へ送られる信号P0 〜P3 は、各スロットにメモリモジュールの有無及び存在するメモリモジュールの容量を示す。このP信号は有無/容量判定部300 等に送られ、各スロットにおけるメモリモジュールの有無及びそれらの容量が判定される。この結果は使用アドレス選択部32へ送られ、アドレスバス20aの信号線A23〜A20のうちスロットの選択に使用するものを決定する。この結果はチップセレクト生成部34へ送られ、ここで使用アドレス選択部32の出力信号及びA23〜A20上のアドレス信号から選択すべきメモリモジュールを決定し、対応するチップセレクト信号をLとする。

請求項（抜粋）：

各メモリスロットからそのメモリスロットにおけるメモリの有無及び存在するメモリの記憶容量を示すメモリ有無/容量信号を受け、それぞれのメモリスロットにおけるメモリの有無及びその容量を判定する有無/容量判定部と、前記有無/容量判定部における結果に基づいて中央処理装置より供給される複数ビットからなるアドレス信号のうち所定のアドレスビットを選択するアドレスビット選択部と、前記アドレスビット選択部での結果に基づいて前記アドレス信号より選択されたアドレスビットの信号からメモリ選択信号を生成して前記各メモリスロットに供給するメモリ選択信号生成部と、を具備することを特徴とするアドレスデコード装置。