特許
J-GLOBAL ID:200903046869534906
半導体デバイスの層間接続の形成方法及び装置
発明者:
,
,
出願人/特許権者:
代理人 (2件):
竹内 澄夫
, 堀 明▲ひこ▼
公報種別:公開公報
出願番号(国際出願番号):特願2005-353131
公開番号(公開出願番号):特開2006-165573
出願日: 2005年12月07日
公開日(公表日): 2006年06月22日
要約:
【課題】半導体の多層配線技術において、下層のlow-k膜に影響を与えないように、UVキュア処理を実行する方法を与える。【解決手段】プラズマCVD装置を使って、半導体基板上に膜の多層接続構造を形成する方法は、低誘電率膜を基板上に形成する工程と、該低誘電率膜にUV(紫外線)を照射してキュアする工程と、UVブロッキング膜を積層する工程と、次の低誘電率膜を積層する工程と、該次の低誘電率膜にUVを照射してキュアする工程と、から成る。ここで、上記UVブロッキング膜は照射するUVの波長に対する消衰係数が0.2以上である。【選択図】図3
請求項(抜粋):
プラズマCVD装置を使って、半導体基板上に膜の多層接続構造を形成する方法であって、
前記半導体基板上に第1低誘電率膜を堆積する工程と、
前記第1低誘電率膜に所定の波長の紫外線(UV)を照射してキュアする工程と、
前記第1低誘電率膜の上にUVブロッキング膜を堆積する工程と、
前記UVブロッキング膜の上に第2低誘電率膜を堆積する工程と、
前記第2低誘電率膜に所定の波長のUVを照射してキュアする工程と、
から成る方法。
IPC (8件):
H01L 21/312
, H01L 21/768
, H01L 23/522
, H01L 21/314
, H01L 21/318
, H01L 21/31
, H01L 21/316
, C23C 16/42
FI (9件):
H01L21/312 C
, H01L21/90 A
, H01L21/90 J
, H01L21/314 M
, H01L21/318 M
, H01L21/31 Z
, H01L21/316 X
, H01L21/316 M
, C23C16/42
Fターム (57件):
4K030AA06
, 4K030AA09
, 4K030AA14
, 4K030BA29
, 4K030BA35
, 4K030BA37
, 4K030BA40
, 4K030BA41
, 4K030BB12
, 4K030CA04
, 4K030CA12
, 4K030DA02
, 4K030FA03
, 4K030HA01
, 4K030LA15
, 5F033HH11
, 5F033JJ11
, 5F033KK11
, 5F033MM01
, 5F033MM02
, 5F033MM13
, 5F033NN01
, 5F033NN06
, 5F033NN07
, 5F033PP27
, 5F033PP28
, 5F033PP33
, 5F033QQ25
, 5F033QQ28
, 5F033QQ37
, 5F033QQ48
, 5F033QQ54
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033SS15
, 5F033XX17
, 5F033XX19
, 5F045AB32
, 5F045AB39
, 5F045AC07
, 5F045CB05
, 5F058AA10
, 5F058AC03
, 5F058AD05
, 5F058AF02
, 5F058AH02
, 5F058BA20
, 5F058BC03
, 5F058BC08
, 5F058BC20
, 5F058BD05
, 5F058BD10
, 5F058BD18
, 5F058BF07
, 5F058BF27
, 5F058BJ02
引用特許:
出願人引用 (2件)
-
米国特許第6,759,098号
-
米国特許第6,296,909号
審査官引用 (3件)
前のページに戻る