特許

J-GLOBAL ID：200903046884334182

半導体装置及びその製造方法

発明者： 李雲京 ,  崔定▲ヒュク▼ ,  李東濬 ,  宋在▲ヒュク▼
出願人/特許権者： 三星電子株式会社
代理人 (4件)： 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二
公報種別：公開公報
出願番号（国際出願番号）：特願2006-175704
公開番号（公開出願番号）：特開2007-005814
出願日： 2006年06月26日
公開日（公表日）： 2007年01月11日
要約：

【課題】 半導体装置及びその製造方法【解決手段】 非対称のゲート電極構造を有する選択トランジスタ及び略凸形を示すフローティングゲートを有するメモリトランジスタ、その製造方法が提供される。メモリトランジスタに隣接する選択トランジスタのゲート電極部はその断面が略凸形であり、メモリトランジスタの向かい側の選択トランジスタのゲート電極部はその断面が略箱形である。メモリトランジスタのフローティングゲートを凸形で形成するためにメモリトランジスタが形成される領域を開放する場合、選択トランジスタが形成される領域を閉鎖する。【選択図】図1

請求項（抜粋）：

素子分離膜パターンによって定められた基板の活性領域上に形成された第1ゲートと、 前記第1ゲートと前記活性領域との間に形成された第1絶縁膜と、 前記第1ゲートの両側の活性領域に形成された第1不純物領域及び第2不純物領域とを含み、 前記第1不純物領域に隣接する前記第1ゲートの第1部分の断面形状と前記第2不純物領域に隣接する前記第1ゲートの第2部分の断面形状が互いに異なることを特徴とする半導体装置。

IPC (8件)：

H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/41 ,  H01L 27/115 ,  H01L 29/78

FI (5件)：

H01L29/78 371 ,  H01L29/58 G ,  H01L29/44 S ,  H01L27/10 434 ,  H01L29/78 301G

Fターム (46件)：

4M104BB01 ,  4M104BB04 ,  4M104BB19 ,  4M104CC05 ,  4M104FF06 ,  4M104FF07 ,  4M104GG09 ,  4M104GG14 ,  4M104GG16 ,  5F083EP05 ,  5F083EP27 ,  5F083EP33 ,  5F083EP34 ,  5F083EP55 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083GA22 ,  5F083JA35 ,  5F083JA42 ,  5F083LA12 ,  5F083LA16 ,  5F083LA18 ,  5F083NA01 ,  5F083NA06 ,  5F083PR25 ,  5F083PR40 ,  5F101BA12 ,  5F101BA15 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BC02 ,  5F101BD02 ,  5F101BD34 ,  5F101BF01 ,  5F101BH05 ,  5F101BH11 ,  5F140AB01 ,  5F140AC32 ,  5F140BB13 ,  5F140BF01 ,  5F140BF42 ,  5F140CE19